Скачать или смотреть MINI_FPGA (Cyclone IV) #15 Как использовать SignalTap?! Частичный успех

Покупал MINI_FPGA тут https://megabonus.com/y/7lvya
===

В этом видео мы разберём один из самых мощных инструментов от Altera — логический анализатор SignalTap Logic Analyzer, встроенный прямо в Quartus.
Ты узнаешь:

Как подключить SignalTap к проекту

Как выбрать внутренние сигналы FPGA

Как настроить триггеры

Как захватывать данные в реальном времени

Как анализировать импульсы, состояния, шины и сигналы

Как менять формат отображения: HEX, BIN, Unsigned Decimal, Line Chart и т.д.

SignalTap позволяет "заглянуть внутрь" работающей FPGA без осциллографа, логического анализатора и вывода сигналов на пины. Это идеальный инструмент для отладки цифровых проектов.

📌 Проект и материалы здесь:
GitHub: https://github.com/AIDevelopersMonste...

📘 Обобщённая инструкция: Как использовать SignalTap в Quartus
1. Подготовка проекта

Чтобы активировать SignalTap, необходимо включить:

JTAG подключение платы

Enable SignalTap Logic Analyzer
в Assignments → Settings → SignalTap Logic Analyzer

Quartus автоматически добавит в проект логический анализатор.

2. Создание и настройка файла .stp

Открываем:
File → New → SignalTap Logic Analyzer File

Сохраняем его как project.stp

В окне логического анализатора выбираем:

глубину буфера (Buffer Size)

частоту работы захвата (Clock)

тип триггера (Trigger Condition)

3. Добавление сигналов

Есть два способа:

Способ A: Автоматический

Нажать кнопку "List" → "Node Finder"

Выбрать область поиска:
Filter → SignalTap: Pre-synthesis or Synthesis

Добавить нужные сигналы:
все флаги, счётчики, регистры, шины.

Способ B: Вручную в HDL-коде

Для сложных схем иногда удобнее объявить сигнал как:

(* keep *) reg [7:0] Data_Out;


Это заставляет Quartus не оптимизировать его и оставить видимым.

4. Установка триггера

Триггер — это "условие старта записи".

Пример настроек:

Data_Out == 8'hFF — старт записи при максимальном значении

DIN[3] == 1 — старт по фронту сигнала

Count == 1000 — старт при пересечении счётчиком отметки

5. Компиляция проекта

SignalTap не работает без новой компиляции.

Жмём Compile
После успешной сборки .sof-файл будет готов к загрузке.

6. Запуск SignalTap

Загружаем проект в FPGA:
Programmer → Start

Запускаем анализатор:
нажать иконку Run Analysis

FPGA начинает отправлять внутренние данные через JTAG напрямую в Quartus.

7. Анализ сигналов

SignalTap может показывать данные в разных форматах:

Binary — биты

Hexadecimal — шестнадцатерично

Unsigned Decimal — число

Signed Decimal

Unsigned Line Chart — график (идеально для синуса!)

Signed Line Chart

Для изменения формата:
→ правая кнопка по сигналу
→ Radix / Display Format

8. Использование как логического анализатора

SignalTap позволяет:

✔ смотреть реальные фронты сигналов
✔ обнаруживать глитчи
✔ видеть задержки
✔ контролировать состояние FSM
✔ анализировать работу SPI, UART, I2C
✔ наблюдать за шинами и регистрами

📥 *Исходники проекта, схемы, комментарии в коде и документация доступны здесь:*
👉 GitHub: https://github.com/AIDevelopersMonste...