思尔芯【科普】芯片验证需要围绕DUT做什么？软件仿真（上）

什么是DUT？芯片验证，尤其是数字芯片需要围绕DUT做什么？ DUT（Design under Test）指待测试设计，即设计好的RTL（寄存器传输级）代码，是芯片验证的重点。验证过程包括需求收集、子系统模块划分、功能模块细化、编写RTL级别的硬件描述语言文件，然后基于这些设计文件构建测试平台（Testbench），用于模拟和控制DUT的输入和环境，。验证工程师需要运用各种验证策略，如软件仿真、硬件仿真和原型验证等，来确保芯片设计符合规格要求。


今天我们先来说说软件仿真。软件仿真是数字电路设计的关键环节，旨在使用硬件描述语言（例如VHDL或Verilog）对数字电路设计进行功能和特性的仿真和验证。其核心思想是在计算机环境中模拟硬件的行为，以确保设计意图得到正确实现。一个简化的仿真验证系统就像这样：测试向量（TestVector）运行在测试平台（Testbench）上，DUT 和Testbench一起通过仿真系统(基于软件)运行，最终运行出来的结果通常会和预期结果做比较。


随着芯片设计规模的增大，传统用Verilog/SystemVerilog编写的测试平台无法高效满足测试需求，因此出现了UVM。UVM提供了健壮的测试平台，优势在于其高度的可重用性和行业标准化，可以提高设计效率并便于团队之间的协作与组件共享。


功能仿真即RTL仿真，这是仿真验证的第一步，也叫前仿真，目标是在理想的情况下，确认设计的功能是否符合预期。在这个阶段，我们通过模拟设计在特定输入下的输出来验证其行为。这就像对待测试设计（DUT）进行“预演”，在没有物理硬件的情况下就可以发现设计中的逻辑错误。在综合后仿真阶段，目标是确认综合后的电路结构是否符合设计的意图。在这个阶段，我们使用综合工具将硬件描述语言（HDL）代码转化为逻辑网表。然后，我们使用这个逻辑网表进行仿真，以确认综合后的电路行为是否和设计的意图一致。


最后，在时序仿真或后仿真阶段，我们将考虑设计在实际硬件和工艺中可能遇到的时序问题。这包括元件的延时、布线延时、电源和热问题等。在这个阶段，我们会使用更复杂的仿真模型，比如考虑了延时信息的模型，以更准确地模拟硬件的行为。


以思尔芯的PegaSim芯神驰软件仿真工具为例，可支持包括System Verilog、Verilog、VHDL和UVM等在内的多种语言和方法学。其创新的架构算法和支持多种处理器架构（如x86-64、RISC-V、ARM等）使得仿真性能高效，同时提供诸如功能覆盖率、代码覆盖率分析等功能。除传统的license模式外，还提供即算即用的在线仿真云模式，满足多样化需求，解决许可证使用和算力问题，从而提升验证团队效率。

欢迎点赞、关注加转发，为你带来更多EDA硬核科普。
https://www.s2ceda.com

关于我们

思尔芯（S2C）自 2004 年设立上海总部以来始终专注于集成电路 EDA 领域。作为国内首家数字 EDA 供应商，公司业务已覆盖架构设计、软件仿真、硬件仿真、原型验证、数字调试、EDA 云等工具及服务。已与超过 600 家国内外企业建立了良好的合作关系，服务于人工智能、高性能计算、图像处理、数据存储、信号处理等数字电路设计功能的实现，广泛应用于物联网、云计算、5G 通信、智慧医疗、汽车电子等终端领域。

公司总部位于上海，并建立了全球化的技术研发与市场服务网络，在北京、深圳、西安、香港、东京、首尔及圣何塞等地均设有分支机构或办事处。

思尔芯在 EDA 领域的技术实力受到了业界的广泛认可，通过多年耕耘，已在数字前端 EDA 领域构筑了技术与市场的双优势地位。并参与了我国 EDA 团体标准的制定，承担了多项国家及地方重大科研项目，获国家级专精特新“小巨人”企业、国家工业软件优秀产品、上海市级企业技术中心等多项荣誉资质。