Verilog. Интерфейс UART

Описание к видео Verilog. Интерфейс UART

Лектор - Прутьянов Виктор https://vk.com/vprutyanov
Сообщество проекта: https://vk.com/drec_courses
Репозиторий с материалами курса: https://github.com/viktor-prutyanov/d...

Приняли участие в создании:
- Филипп Микоян https://vk.com/philalala
- Владислав Молодцов https://vk.com/molvlad
- Эдгар Казиахмедов https://vk.com/softed
Снято на базе студии Физтех-Live при поддержке Фонда Целевого Капитала МФТИ.

Комментарии

Информация по комментариям в разработке

Похожие видео