Скачать или смотреть Project-8 with FPGA CORAZ7:

Dalam FPGA terdapat sumber clock untuk mensuplai peripheral FPGA secara internal, namun untuk jalur ke port luar belum ada. Untuk bisa mengakses clock tersebut harus dibuat desain program yang dapat mengakses dan mengeluarkan clock tersebut ke salah satu port.

Dalam project sebelumnya telah dilakukan experiment pembuatan clock generator yang menggunakan verilog, yang mana clock input diambil dari PL system clock kemudian clock dikeluarkan ke chipkit shield connector pada I/O26. Namun untuk mengubah frekuensi clock harus mengubah pula desain program dalam verilog sehingga ini tidak efisien.

Nah project kali ini kita akan menambah kontrol akses dalam program verilog yang menghubungkan PL system clock dan PS system sehingga frekuensi clock dapat diatur melalui zynq processing system.

Desain program ini menggabungkan program verilog pada Programming Logic (PL) dan program pada Processing System (PS).



Link video Clock generator using verilog:
   • Project-7 with FPGA CORAZ7: #Clock generat...  


Link blog:
https://zamrudelement.wixsite.com/zeb...